

## บทที่ 1

### บทนำ


#### 1.1 ความนำ

การพัฒนาเทคโนโลยีทางด้านไมโครอิเล็กทรอนิกส์ในปัจจุบันเป็นไปอย่างรวดเร็ว ทำให้ อุตสาหกรรมการผลิตอุปกรณ์ชิ้นส่วนทางอิเล็กทรอนิกส์และคอมพิวเตอร์ เป็นวงจรรวมขนาดใหญ่ มาก หรือ VLSI (Very Large-Scale Integrated Circuit) วงจรมีขนาดเล็กลงมากทำให้สามารถบรรจุ วงจรและอุปกรณ์อิเล็กทรอนิกส์ชนิดต่างๆ จำนวนมหาศาลไว้ในชิ้นเดียว กึ่งตัวนำที่มีขนาดเด็กเพียง ชิ้นเดียว เพื่อทำให้ตัววงจรที่ผลิตขึ้นมาหนึ่นนี้มีสมรรถนะในการทำงานและมีความน่าเชื่อถือสูงขึ้น

อย่างไรก็ได้ตัววงจรที่สร้างขึ้นมาหนึ่นอาจไม่สามารถทำงานได้ครบถ้วนพังก์ชันตามที่ได้ออกแบบไว้ เพราะว่าในความเป็นจริงในกระบวนการผลิตอาจมีข้อบกพร่องต่างๆ มากมายที่อาจเกิดขึ้น ได้ เช่น ข้อบกพร่องที่เกิดขึ้นจากสภาพทางกายภาพ ทางเคมี ทางความร้อน และข้อบกพร่องที่เกิด ขึ้นในการสร้างอุปกรณ์อิเล็กทรอนิกส์หรือตัววงจร ซึ่งข้อบกพร่องทั้งหลายสามารถเกิดขึ้นใน ระหว่างกระบวนการทำ Oxidation, Diffusion, Photolithography, Metallization and Packaging ดังนั้นในระหว่างกระบวนการผลิต VLSI ขั้นตอนการทดสอบจึงเป็นสิ่งสำคัญยิ่ง เพื่อให้แน่ใจว่า วงจรไม่มีข้อบกพร่องใดๆ การประกันคุณภาพ (Quality Assurance) ก่อนที่จะนำเอาอุปกรณ์ไป จำหน่ายออกสู่ตลาด

#### 1.2 ที่มาของปัญหา

การทดสอบวงจร VLSI โดยทั่วไปมีความยุ่งยากมาก เนื่องจากวงจร มีระบบที่ซับซ้อน ไม่ สามารถตรวจสอบสัญญาณต่างๆ ภายในตัววงจร ได้โดยง่าย บริเวณเดียวที่สามารถป้อนสัญญาณเข้าสู่ วงจรได้ คือ ที่ข้าวชาเข้าหลัก (Primary Inputs) และบริเวณเดียวที่สามารถตรวจสอบสัญญาณที่ตอบ สนองของวงจร ได้ก็คือ ที่ข้าวชาออกหลัก (Primary Outputs) เท่านั้น ดังแสดงบริเวณทั้งสองในรูป ที่ 1.1



รูปที่ 1.1 VLSI กับ ข้าวชาเข้าหลัก และ ข้าวชาออกหลัก [2]

การทดสอบวงจร VLSI อาศัยรูปแบบสัญญาณทดสอบ (Test Patterns) ป้อนเข้าที่ข้อขาเข้าหลักของวงจรพร้อมกับทำการวัดสัญญาณที่ได้จากข้อขาออกหลัก ถ้าหากสัญญาณที่วัดได้ไม่ถูกต้องตามที่ได้คาดหวังไว้ หรือไม่ตรงกับสัญญาณที่ได้จากการที่ดี ก็สรุปว่างจรที่นำมาทดสอบนั้นเสีย ในการทดสอบวงจรแต่ละครั้งก็จะได้รายงานผลของการทดสอบออกมา หรือถ้าเป็นไปได้อาจจะระบุตำแหน่งของจุดเสีย เพื่อทำให้ง่ายต่อการนำไปตรวจซ่อน หรือเป็นข้อมูลให้แก้วิศวกรออกแบบวงจร นำไปแก้ไขปัญหาข้อบกพร่องที่เกิดขึ้น ในการออกแบบวงจร หรือปรับปรุงกระบวนการผลิต


ในการทดสอบวงจรเพื่อหาจุดเสียที่เฉพาะเจาะจงเพียงหนึ่งจุด สำหรับวงจรประกอบ (Combination Circuit) ใช้รูปแบบสัญญาณทดสอบเพียงหนึ่งรูปเท่านั้น แต่สำหรับวงจรลำดับ (Sequential Circuit) อาจจะใช้รูปแบบสัญญาณทดสอบมากกว่าหนึ่งรูปแบบ กระบวนการสร้างรูปแบบสัญญาณทดสอบนี้เรียกว่า การให้命令ค์รูปแบบสัญญาณทดสอบ (Test Pattern Generation)

การให้命令ค์รูปแบบสัญญาณทดสอบ แบ่งออกเป็น 2 ประเภทใหญ่ ๆ คือ แบบใช้คนทำโดยการคิดคำนวณในแผ่นกระดาษ (Manual Test Pattern Generation) ซึ่งมีจุดจำกัดสามารถทำได้กับวงจรที่มีอุปกรณ์จำนวนไม่มาก และเป็นไปไม่ได้สำหรับวงจรที่มีความซับซ้อนระดับหนึ่ง การให้命令ค์รูปแบบสัญญาณทดสอบอีกแบบหนึ่งได้แก่ แบบใช้คอมพิวเตอร์ โดยอาศัยคอมพิวเตอร์เข้ามาช่วยทำงานอย่างอัตโนมัติ จึงเรียกกระบวนการนี้ว่า การให้命令ค์รูปแบบสัญญาณทดสอบโดยอัตโนมัติ หรือ ATPG (Automatic Test Pattern Generation) คือ กระบวนการสร้างรูปแบบสัญญาณทดสอบที่ละเอียดหนึ่งรูปแบบ เพื่อทดสอบจุดเสียที่เฉพาะเจาะจงเพียงหนึ่งจุดเท่านั้น

ในระหว่างกระบวนการให้命令ค์รูปแบบสัญญาณทดสอบ โปรแกรมอาจจะมีการทำงานแบบย้อนรอย (Backtrack) เกิดขึ้น ทำให้สูญเสียเวลาส่วนหนึ่งไปเพื่อที่จะทำการย้อนรอย สาเหตุที่เกิดการย้อนรอย คือ การเลือกค่าตerruptให้แก่ข้อขาเข้าของวงจรหรือของเกตผิด เมื่อทำการแพร่ค่าตerruptไปข้างหน้า (Forward Propagation) จะพบความขัดแย้ง (Conflict) ของค่าตerruptระหว่างข้อขาเข้ากับข้อขาออก เช่น เมื่อต้องการค่าตerrupt “0” หรือ “1” ที่ข้อขาออกของวงจรหรือของเกตค่าใดค่าหนึ่ง จากนั้นทำการเลือกค่าตerruptให้แก่ข้อขาเข้าของวงจรหรือของเกต แล้วทำการแพร่ค่าตerruptไปข้างหน้าจนถึงข้อขาออกของวงจร ถ้าพบว่าค่าตerruptที่ข้อขาออกของวงจรหรือของเกตไม่ตรงกับค่าที่ต้องการ ทำให้โปรแกรมทำการย้อนรอย เพื่อไปเลือกค่าตerruptให้แก่ข้อขาเข้าของวงจรหรือของเกตใหม่ จนกว่าจะได้ค่าที่ข้อขาออกตามที่ต้องการ


ในรูปที่ 1.2 เป็นวงจรตัวอย่าง แสดงให้เห็นถึงความขัดแย้งที่เกิดขึ้นระหว่างข้อขาเข้ากับข้อขาออกของ AND เกต โดยใช้แบบจำลองตERRUPT 16 ค่า [22] สมมุติว่าต้องการค่า “0” ที่ข้อขาออกหลักเนื่องจากค่าตerruptที่จะเลือกให้แก่ข้อขาเข้ามีให้เลือกหลายค่า ทำให้โปรแกรมมีโอกาสเลือกค่าตerrupt

ให้แก่ข้อเข้าได้หลายค่าตามตารางความจริง (Truth Table) ของเกตแต่ละชนิด จากรูปที่ 1.2 การเลือกค่าตerruptให้แก่ข้อเข้าของวงจรหรือของเกต และการแพร่ค่าตerruptไปข้างหน้า แสดงในเส้นที่ 1, 2, 3 และ 4 ในเส้นที่ 4 พบว่าค่าตerrupt “1” ปรากฏที่ข้อเข้าอ ก ห ล ั ก ซึ่งไม่ตรงกับค่าที่ต้องการ




รูปที่ 1.2 วงจรตัวอย่าง ที่เกิดความขัดแย้ง โดยใช้แบบจำลองตERRUPT 16 ค่า

ในเส้นที่ 1 เลือกค่าตERRUPT “1” ให้แก่ข้อเข้าของ AND เกต ทำให้ข้อเข้าอ ก ห ล ั ก ขึ้นในเส้นที่ 3 จะต้องเลือกค่าตERRUPT “0” เพื่อทำให้ได้ค่าตERRUPT “0” ที่ข้อเข้าอ ก ห ล ั ก ข้อเข้าอ ก ห ล ั ก ของ OR เกต จะต้องมีค่าตERRUPTเป็น “1” ในเส้นที่ 1 ดังนั้นค่าตERRUPTที่เลือกให้แก่ข้อเข้าOR เกต ที่เป็นไปได้ทั้งหมดมีดังนี้  $a/b \in \{(0/1), (1/0), (1/1), (1/D), (D/1), (1/\bar{D}), (\bar{D}/1), (D/\bar{D}), (\bar{D}/D)\}$  ในเส้นที่ 4 ข้อเข้าของ OR เกต เลือกค่าตERRUPT  $a = "1"$  ข้อเข้า  $b$  ในเส้นที่ 3 จะมีค่าตERRUPT  $\{0, 1, D, \bar{D}\}$  ให้เลือก ถ้าเลือกค่าตERRUPT “1” ทำให้ข้อเข้าอ ก ห ล ั ก ของ AND เกต มีค่าตERRUPTเป็น “1” ถ้าเลือกค่าตERRUPT “0” ทำให้ข้อเข้าอ ก ห ล ั ก ของ AND เกต มีค่าตERRUPTเป็น “0” ดังแสดงในรูปที่ 1.3



รูปที่ 1.3 การย้อนรอยเพื่อเลือกค่าตERRUPTให้แก่ข้อเข้าใหม่



รูปที่ 1.4 โครงสร้างข้อมูลแบบ B-Tree และการดำเนินการตามขั้นตอน

ในรูปที่ 1.3 แสดงการบีบอัดข้อมูลที่เกิดขึ้น ในส่วนที่ 1, 2 และ 3 ซึ่งเป็นการหาคำตอบจาก Search Space จนกว่าจะได้คำตอบตามที่ต้องการ จากรูปที่ 3 และ 4 สามารถแสดงได้โดยใช้โครงสร้างข้อมูลแบบ B-Tree ดังแสดงในรูปที่ 1.4 เมื่อกำหนดค่าตัวราก  $a = "1"$ ,  $b = d = "1"$ ,  $c = "1"$  ทำการเพริ่ค่าตัวรากไปข้างหน้าจนถึงข้อข้อกหลัก ปรากฏว่าได้ค่าตัวรากเป็น “1” ซึ่งไม่ตรงกับค่าที่ต้องการ โปรแกรมจะมีการทำงานแบบบีบอัดข้อมูล ในส่วนที่ 1, 2 และ 3 เพื่อเลือกค่าตัวราก “0” ให้แก่  $b$  และ  $d$  และแสดงในส่วนที่ 4 แล้วทำการเพริ่ค่าตัวรากไปข้างหน้าจนถึงข้อข้อกหลัก ได้ค่าตัวราก “0” ตามที่ต้องการ

เนื่องจากโปรแกรมมีการทำงานแบบข้อมูลอย่างเดียว ตัวในวงจรมีค่าต่ำสุดให้เลือกหลายค่า เพื่อเลือกให้แก่ข้อเข้าของวงจรหรือของเกต โอกาสที่จะเกิดการข้อมูลมากขึ้น และเกิดขึ้นได้หลายครั้ง ทำให้ประสิทธิภาพในการทำงานของคอมพิวเตอร์ในกระบวนการเรื่องที่พิจารณาและเวลาที่ต้องการใช้เพิ่มมากขึ้น

### 1.3 ผลงานวิจัยและงานที่เกี่ยวข้อง

1.3.1 Sang-In, A. [22] ได้ทำการศึกษาวิจัยเกี่ยวกับ Automatic Test Pattern Generation (ATPG) ในวงจรดิจิตอล ได้ทำการคิดค้นหาวิธีการใหม่ๆ เพื่อที่จะมาเพิ่มประสิทธิภาพการทำงานของ ATPG Program คือ Fault Collapsing, Walking-D Algorithm และได้ทำการปรับปรุงแบบจำลองตรรกะ 16 ค่า ที่ใช้ทดสอบวงจรประกอบ มาเป็นแบบจำลองตรรกะที่เรียกว่า MOSAIC (MOdified Sixteen-valued logic model) เพื่อนำมาใช้ทดสอบวงจรสำคัญ และยังเสนอวิธีการรายงานผลตอน

1.3.2 Gole, P. [6] ได้ทำการปรับปรุง D-Algorithm (DALG) เพราะมีข้อบกพร่องเมื่อมีการทดสอบวงจรประกอบ ประเภท ECAT (Error Correction And Translation) เกตที่เป็น XOR (Exclusive-OR) และ Reconvengent Fan-out โดยใช้วิธีการใหม่ที่เรียกว่า PODEM Algorithm โดยใช้ Implicit Enumeration (0-1 Integer) เป็นหลักวิธีที่มีความเรียบง่ายสมบูรณ์แบบ โดยใช้วิธีการ Heuristic ในการค้นหา (Search) ที่ແນ່ນอนทุกๆ ค่าที่เป็นไปได้ของข้อเข้าหลัก

1.3.3 Eugen I. Muehldorf and Anil D. Savker [12] ได้กล่าวถึงการพัฒนาการทดสอบวงจรโดยรวมของ LSI (Large Scale Integration) ซึ่งได้รวมรวมเอาเทคนิควิธีการที่นำมาซึ่งกันและกัน เช่น Fault Modeling, Test Pattern Generation, Fault Simulation และ Design For Testability เพื่อเป็นพื้นฐานที่จะนำเอาวิธีการต่างๆ ที่กล่าวมาพัฒนาการออกแบบวงจร และการออกแบบการทดสอบในอุตสาหกรรมการผลิต

1.3.4 Michael H. Schulz, at al. [23] ได้เสนอวิธีการชื่อ SOCRATES (Structure-Oriented Cost-Reducing Automatic TEST Pattern Generation System) ประกอบด้วยหลายเทคนิควิธีการ ที่นำมาปรับปรุงแก้ไขให้มีประสิทธิภาพ เช่น ในด้านการเพิ่มความเร็วในการทำงานของ ATPG สำหรับวงจรประกอบ และการ Scan-based Circuit การทำงานจะอยู่บนพื้นฐานของ FAN Algorithm ซึ่งนำมาปรับแก้ไขให้ดีขึ้น ในเรื่องของ Implication, Unique Sensitization, และ Multiple Backtrack เป็นเทคนิคที่นำไปประยุกต์ใช้ในการลดจำนวน Backtracking, Recognition Conflict และ Redundancies

#### **1.4 วัตถุประสงค์และขอบเขตของการวิจัย**

วิทยานิพนธ์ฉบับนี้ได้นำเอกสารรายการทดสอบ ติดตั้งเพิ่มเข้าไปในโปรแกรมเอทีพีจี เพื่อเพิ่มประสิทธิภาพการทำงานของโปรแกรม ดังนี้รายละเอียดต่อไปนี้

##### **1.4.1 วัตถุประสงค์ของการวิจัย**

- 1.) เพื่อพัฒนาและเพิ่มประสิทธิภาพการทำงานของโปรแกรมให้กับเนิครูปแบบสัญญาณทดสอบโดยอัตโนมัติ สำหรับวงจรดิจิตอล โดยใช้วิธีรายการทดสอบ
- 2.) เพื่อศึกษาหาหลักวิธีที่เหมาะสม ในการให้กับเนิครูปแบบสัญญาณทดสอบ

##### **1.4.2 ขอบเขตของการวิจัย**

เป็นการพัฒนาสร้าง โปรแกรมให้กับเนิครูปแบบสัญญาณทดสอบโดยอัตโนมัติ โดยมีคุณสมบัติดังนี้

- 1.) สามารถให้กับเนิครูปแบบสัญญาณที่เหมาะสม โดยอัตโนมัติ ทั้งวงจรประกอบ และวงจรลำดับ เพื่อนำไปใช้ในการประยุกต์การทดสอบ (Test Application)
- 2.) มีการบูรณาจุดเดียบประเภทเดียวกันเข้าไว้ด้วยกันเป็นกลุ่ม
- 3.) สร้างรายการทดสอบ ซึ่งมีการเรียนรู้ และวิเคราะห์วงจรช่วยในการกำหนดค่าตระกูลให้กับหน่วยในวงจร
- 4.) ผลลัพธ์ที่ได้จากโปรแกรมเอทีพีจี คือ รูปแบบสัญญาณทดสอบอยู่ในรูปของไฟล์ข้อมูล

#### **1.5 ประโยชน์ที่ได้รับจากการศึกษา**

1.5.1 ข้อมูลที่ได้หลังจากการทดสอบวงจร ช่วยให้วิศวกรออกแบบวงจร ปรับปรุงแก้ไข ข้อบกพร่องต่าง ๆ ที่เกิดขึ้นและในกระบวนการผลิต

1.5.2 ช่วยเพิ่มประสิทธิภาพในอุตสาหกรรมการผลิต VLSI โดยการนำรูปแบบสัญญาณทดสอบที่ได้จากโปรแกรมเอทีพีจี ไปประยุกต์ใช้ในกระบวนการทดสอบ ก่อนนำอุปกรณ์ไปจำหน่ายออกสู่ตลาด

1.5.3 ผลประโยชน์หรือความเสียหายที่เกิดขึ้น จากการทดสอบที่ไม่ครอบคลุมเพียงพอ ส่งผลให้เกิดความเสียหายแก่ผู้ใช้และผู้ผลิต ถ้ามีการออกแบบวงจร และการทดสอบที่ดีจะช่วยลดปัญหาเมื่อผู้ใช้นำไปใช้งาน และผู้ผลิตจะได้ไม่ต้องรับสินค้าส่งคืนจากลูกค้า

1.5.4 เป็นการพัฒนาองค์ความรู้ในสถาบันการศึกษา โดยนักศึกษาสามารถนำไปใช้กับงานพิวเตอร์ช่วย