

บทที่ 2

แบบจำลองวงจร จุดเดียว และตระกูล


การแทนวงจรด้วยกราฟ และการกำหนดแบบจำลองจุดเดียว และตระกูล เป็นเครื่องมือในการพัฒนาโปรแกรมอิเล็กทรอนิกส์ เพื่อให้ง่ายต่อการคำนวณและการให้คำแนะนำรูปแบบสัญญาณทดสอบด้วยคอมพิวเตอร์

2.1 แบบจำลองวงจรดิจิตอล (Digital Circuit Models)

แบบจำลองวงจรดิจิตอลที่ใช้กันโดยทั่วไปมี 2 ประเภท คือ วงจรประกอบ และวงจรลำดับ

2.1.1 แบบจำลองวงจรประกอบ (Combination Circuit Model)

โดยวงจรประกอบ จะประกอบขึ้นด้วยเกตชนิดต่างๆ ไม่มีสัญญาณป้อนกลับจากข้อความอกมาเข้าที่ข้อเข้า ซึ่งสถานะที่ข้อเข้าออกขึ้นอยู่กับองค์ประกอบ (Combination) ของสถานะที่ข้อเข้าเข้าเท่านั้น ไม่ขึ้นอยู่กับเวลา และไม่ขึ้นอยู่กับสถานะในอดีตของวงจร แบบจำลองของวงจรประกอบดังแสดงในรูปที่ 2.1




รูปที่ 2.1 แบบจำลองวงจรประกอบ [22]

2.2.2 แบบจำลองวงจรลำดับ (Sequential Circuit Model)

ลักษณะของวงจรลำดับ จะประกอบไปด้วยวงจรประกอบ พร้อมกับมีส่วนที่ทำหน้าที่เก็บหรือจดจำ (Memory Elements, D_1, \dots, D_k) ค่าสถานะที่เกิดขึ้นก่อนหน้า สำหรับป้อนกลับเข้าไปให้วงจรประกอบ เพื่อให้ได้ผลลัพธ์ที่ข้ออกเปลี่ยนไปตามที่ต้องการ ทั้งนี้ขึ้นอยู่กับ

สถานะที่ขึ้นมาเข้าจากภายนอกและสัญญาณที่ป้อนกลับจากภายในวงจร แบบจำลองของวงจรลำดับ ดังแสดงในรูปที่ 2.2 อุปกรณ์ที่ใช้ในการจำค่าหรือสถานะทางตรรกะ คือ อุปกรณ์ประเภท พลิปฟล็อป (FlipFlop)

วงจรลำดับแบ่งออกเป็น 2 แบบ คือ วงจรลำดับแบบซิงโครนัส (Synchronous Sequential Circuit) มีหน่วยความจำที่จดจำสถานะต่างๆ ถูกควบคุมด้วยสัญญาณนาฬิกา โดย สัญญาณนาฬิกาทำหน้าที่กำหนดจังหวะการทำงานของระบบ วงจรลำดับอีกแบบหนึ่งได้แก่ วงจร ลำดับแบบอะซิงโครนัส (Asynchronous Sequential Circuit) จะมีส่วนที่ใช้ในการจดจำค่าสถานะ ต่างๆ เป็นวงจรหน่วง (Delay Circuit) ซึ่งการจดจำค่าสถานะที่เกิดขึ้น จะถูกเก็บไว้ในวงจรหน่วงชั่ว ขณะหนึ่ง ก่อนที่จะมีการเปลี่ยนแปลงเป็นอย่างอื่น โดยที่ไม่ต้องใช้สัญญาณนาฬิกาเป็นตัวกำหนด ขั้นตอนในการทำงาน



รูปที่ 2.2 แบบจำลองวงจรลำดับ [22]

2.2 การกำหนดแบบจำลองของจุดเสีย (Fault Models)

จุดเสียที่อาจเกิดขึ้นได้ในวงจรดิจิตอลมีหลากหลายรูปแบบ จำเป็นจะต้องกำหนดแบบจำลองของ จุดเสีย (Fault Models) ให้เหมาะสมตามความเป็นจริงที่เกิดขึ้นในขณะใช้งาน เพื่อทำให้สามารถ วิเคราะห์จุดเสียได้อย่างมีประสิทธิภาพ ซึ่งจะขึ้นอยู่กับแบบจำลองที่กำหนดคืบขึ้นมา [22] การกำหนด แบบจำลองของจุดเสียสามารถกำหนดได้หลายรูปแบบ ขึ้นอยู่กับสาเหตุที่แตกต่างกันออกไป ในวง การทดสอบวงจรดิจิตอลนิยมใช้กันมากมีอยู่ 3 แบบ ได้แก่ [12]

2.2.1 แบบจำลองจุดเสียแบบติดค้าง (Stuck-at Fault Model)

แบบจำลองจุดเสียแบบติดค้างนี้ เป็นแบบจำลองที่เป็นพื้นฐานและใช้กันมากในการวิเคราะห์และทดสอบวงจรดิจิตอล [12] โดยนำไปใช้ในการจำลองการทำงานของจุดเสียและการให้คำนิครูปแบบสัญญาณทดสอบโดยอัตโนมัติ แบบจำลองจุดเสียกำหนดคุณสมบัติที่เกิดขึ้นจริงในวงจร มีอยู่ 2 แบบคือ จุดเสียแบบติดค้างที่-0 (Stuck-at-0, s-a-0) คือ จุดหรือเส้นในวงจรจะมีค่าต่ำกว่า “0” ติดค้างอยู่ และจุดเสียแบบติดค้างที่-1 (Stuck-at-1, s-a-1) คือ จุดหรือเส้นในวงจรจะมีค่าต่ำกว่า “1” ติดค้างอยู่ สัญลักษณ์ที่ใช้ในการเขียนแทนค่าของจุดเสียนี้คือ 1_i หรือ $1@i$ โดย 1 แทนจุดหรือเส้นในวงจร และ i แทนค่าต่ำกว่า “0” หรือ “1”

เมื่อพิจารณาวงจรที่นำมาทดสอบมีจำนวน m เส้น ภายใต้เงื่อนไขแบบจำลองจุดเสียแบบติดค้างเดียว (Single Stuck-at Fault Model) วงจนนี้จะมีจุดเสียที่สามารถเกิดขึ้นได้เท่ากับ 2^m จุด คือในแต่ละเส้นของวงจรสามารถเกิดจุดเสียได้ทั้ง $s-a-0$ และ $s-a-1$ แต่กรณีที่ในวงจรเกิดจุดเสียได้มากกว่า 1 จุด (Multiple Faults) จำนวนจุดเสียที่สามารถเกิดขึ้นได้เท่ากับ $3^m - 1$ จุด คือ จุดหรือเส้นในวงจรเกิดจุดเสียได้ทั้ง $s-a-0$, $s-a-1$ และไม่เสีย

โดยปกติแล้วส่วนมากจะใช้แบบจำลองจุดเสียแบบติดค้างเดียว ในการทดสอบวงจรดิจิตอล เพราะว่าสามารถครอบคลุมการเกิดจุดเสียแบบหลายจุดพร้อมกันได้เกือบทั้งหมด [2]

2.2.2 แบบจำลองจุดเสียแบบลัดวงจร (Bridging Fault Model)

แบบจำลองจุดเสียแบบนี้ เกิดขึ้นจากการลัดวงจรระหว่างจุดหรือเส้นในวงจร จุดเสียแบบลัดวงจรในบางครั้งก็ไม่มีผลในการทำงานของวงจร ถ้าจุดที่ลัดวงจรกันนั้นมีค่าต่ำกว่า “0” แต่ถ้าต่ำกว่า “1” ก็จะมีผลทำให้การทำงานของวงจรเกิดผิดพลาดขึ้น ซึ่งก็ขึ้นอยู่กับเทคโนโลยีในการสร้างวงจรหรืออุปกรณ์นั้นๆ เช่น TTL (Transistor-Transistor Logic) จะมีค่าต่ำกว่า “0” เป็นตัวบ่ง (Dominator) ถ้าเกิดจุดหรือที่ลัดวงจรกันมีค่าต่ำกว่า “0” และ “1” ผลลัพธ์ของค่าต่ำกว่า “0” จะมีค่าเป็น “0” และใน ECL (Emitter-Coupling Logic) จะมีค่าต่ำกว่า “1” เป็นตัวบ่ง [2]


2.2.3 แบบจำลองจุดเสียแบบทำงานช้า (Delay Fault Model)

จุดเสียแบบทำงานช้า หรือเรียกอีกอย่างหนึ่งว่า AC Fault [2] จุดเสียแบบนี้จะส่งผลให้การทำงานของวงจรล้าช้าลง ทำให้วงจรไม่สามารถตอบสนองต่อการเปลี่ยนสัญญาณได้ตามที่กำหนดที่ได้ออกแบบไว้


2.3 กราฟและการแทนงงานด้วยกราฟ (Graph and Circuit representation)

การวิเคราะห์วงจรคิจิตอลด้วยคอมพิวเตอร์ ต้องมีการแปลงรูปวงจรให้อยู่ในแบบจำลองที่ง่ายต่อการคิดคำนวณด้วยคอมพิวเตอร์ ในขณะเดียวกันจะต้องครอบคลุมพัฒนาระบบของจุดเสียทางกายภาพได้เป็นอย่างดี โดยปกติแล้วการแปลงวงจรคิจิตอลจะอยู่ในแบบจำลองของกราฟแบบมีทิศทาง


การแทนงงานด้วยรูปกราฟ จะมีอยู่ 2 ลักษณะคือ การแทนงงานแสดงในลักษณะที่เป็นโหนดกับแสดงในลักษณะที่เป็นเส้น จากรูปที่ 2.3 เป็นวงรัตัวอย่าง การแทนงงานที่เป็นโหนด และการแทนงงานที่เป็นเส้นในรูปของกราฟ แสดงดังรูปที่ 2.4, 2.5 ตามลำดับ



รูปที่ 2.3 วงรัตัวอย่างใช้ในการแทนให้เป็นรูปกราฟ [22]




รูปที่ 2.4 การแทนงงานด้วยรูปกราฟที่เป็นโหนด [22]



รูปที่ 2.5 การแทนงงานด้วยรูปกราฟที่เป็นเส้น [22]

การแทนวงจรของกิ่งที่เป็นจุดแยก (Fan-out Branch) ให้มาอยู่ในรูปของกราฟนั้น สามารถแสดงตัวอย่างได้ดังรูปที่ 2.6 ในรูปที่ 2.6 (a) แสดงรูปวงจรจริงโดยมีจุดเสีย ณ เส้นที่เชื่อมระหว่าง s_1 และ s_2 ส่วนรูปที่ 2.6 (b) เป็นการแทนวงจรในรูปที่ 2.6 (a) ด้วยกราฟ มีผลทำให้ s_2 และ s_3 เกิดเสียตามไปด้วย ทำให้ไม่ตรงกับความเป็นจริงที่เกิดจุดเสียในวงจร



รูปที่ 2.6 แสดงการเกิดจุดเสียที่ Fan-out [22]

โดยปกติแล้วเมื่อแทนวงจรให้มาอยู่ในรูปกราฟแล้ว โปรแกรมจะทำการวิเคราะห์จุดเสียได้ทีละจุด ถ้าเกิดจุดเสียก็ขึ้นพร้อมกันหลายจุด การวิเคราะห์จุดเสียของโปรแกรมก็จะทำให้ยุ่งยาก นอกจ้านี้ยังขึ้นอยู่กับการเขียนโปรแกรมในการวิเคราะห์วงจร และแบบจำลองของจุดเสียที่กำหนดขึ้นมาในการทดสอบวงจร

2.4 แบบจำลองตรรก (Logic Models)

แบบจำลองตรรกที่ใช้เป็นพื้นฐานในโปรแกรมจำลองการทำงานของจุดเสีย และโปรแกรมให้กำเนิดรูปแบบสัญญาณทดสอบโดยอัตโนมัติ ซึ่งโดยทั่วไปจะมี แบบจำลองตรรก 2 ค่า (2-Valued Logic Model), {1, 0} หรือแบบจำลองตรรก 3 ค่า (3-Valued Logic Model), {1, 0, X} ซึ่งไม่เพียงพอในการวิเคราะห์วงจร และไม่สามารถที่จะแสดงจุดเสียภายในวงจรได้ การใช้แบบจำลองตรรกที่เหมาะสมจะช่วยลดจำนวนของทางแยก (Branching) ในการตัดสินใจและการย้อนรอย [16] ของโปรแกรมอเทิร์พีจี

แบบจำลองตรรกที่ใช้ในการทดสอบวงจร มีดังนี้ คือ แบบจำลองตรรก 5 ค่า (5-Valued Logic Model) แบบจำลองตรรก 9 ค่า (9-Valued Logic Model) และแบบจำลองตรรก 16 ค่า (16-Valued Logic Model)

2.4.1 แบบจำลองตรรอก 5 ค่า (5-Valued Logic Model)

แบบจำลองตรรอก 5 ค่า ถูกคิดค้นขึ้นโดย Roth [19] จะมีตรรอกอยู่ 5 ค่า แสดงทั้งจุดคี่ และจุดเดียวในวงจรดิจิตอล รายละเอียดแสดงในตารางที่ 2.1 โดย “D” คือ จุดเดียวที่จุดหรือเส้นในวงจรที่มีค่าตรรอก “0” ติดค้างอยู่ ค่าที่เป็นปกติจะมีค่าตรรอกเป็น “1” ส่วน “ \bar{D} ” คือ จุดเดียวที่จุดหรือเส้นในวงจรที่มีค่าตรรอก “1” ติดค้างอยู่ ค่าตรรอกที่เป็นปกติจะมีค่าเป็น “0” และ “X” เป็นค่าของตรรอกอะไรก็ได้ แบบจำลองตรรอก 5 ค่า ซึ่งใช้กันมากในการทดสอบวงจรดิจิตอล ในกระบวนการของการจำลองการทำงานจุดเดียว และการให้กำเนิดรูปแบบสัญญาณทดสอบ

ตารางที่ 2.1 แบบจำลองตรรอก 5 ค่า [22]

Signals	Definitions
0	Logic 0
1	Logic 1
X	Don't care value (or unknown)
D	Logic 1 in good circuit and 0 in faulty circuit, or stuck-at-0
\bar{D}	Logic 0 in good circuit and 1 in faulty circuit, or stuck-at-1

2.4.2 แบบจำลองตรรอก 9 ค่า (9-Valued Logic Model)

แบบจำลองตรรอก 9 ค่า จะช่วยทำให้เพิ่มความเร็วในการให้กำเนิดรูปแบบสัญญาณทดสอบโดยอัตโนมัติ ถูกคิดค้นขึ้นโดย Muth [13] รายละเอียดต่าง ๆ แสดงในตารางที่ 2.2

ในแบบจำลองตรรอก 9 ค่า มีแบบจำลองตรรอก 3 ค่า {X, 0, 1} รวมอยู่ ด้วย ค่าของตรรอกที่แสดงในวงจรก็มีทั้งจุดที่ดี และจุดที่เสียในวงจร ก็เหมือนกับแบบจำลองตรรอก 5 ค่า ที่นำไปใช้ในการกำหนดค่าให้กับโหนดในวงจร เมื่อเปรียบเทียบแบบจำลองตรรอก 5 ค่า กับ แบบจำลองตรรอก 9 ค่า ซึ่งแบบจำลองตรรอก 9 ค่า จะให้ข้อมูล และรายละเอียดในแต่ละโหนดมากกว่า นอกจากนี้ยังใช้แบบจำลองตรรอก 9 ค่า ในวงจรลำดับ [13] ที่มีเส้นจากข้ออกของวงจรหรือของเกตป้อนกลับมาเข้าที่ข้อเข้าของวงจร (Loop Feedback) โดยทำการตัดเส้นวงจรจากข้ออกที่ป้อนกลับมาเข้าที่ข้อเข้าออกให้เหมือนกับวงจรประกอบก่อนทำการให้กำเนิดรูปแบบสัญญาณทดสอบ ในกระบวนการเปลี่ยนวงจรลำดับเป็นวงจรประกอบได้อย่างรวดเร็ว [22]

ตารางที่ 2.2 แบบจำลองตรรก 9 ค่า [22]

Signals in good circuit	Signals in faulty circuit	Definitions of signals
0	0	logic 0 in both good and faulty circuit
1	1	logic 1 in both good and faulty circuit
X	X	Don't care values in both good and faulty circuit
G0	0	logic 0 in good circuit and X in faulty circuit
G1	1	logic 1 in good circuit and X in faulty circuit
F0	X	logic X in good circuit and 0 in faulty circuit
F1	X	logic X in good circuit and 1 in faulty circuit
S0	1	logic 1 in good circuit and 0 in faulty circuit
S1	0	logic 0 in good circuit and 1 in faulty circuit

2.4.3 แบบจำลองตรรก 16 ค่า (16-Valued Logic Model)


เป็นแบบจำลองตรรกที่ใช้มากที่สุดในการทำการให้กำเนิดรูปแบบสัญญาณทดสอบโดยอัตโนมัติ ถูกคิดค้นขึ้นโดย Rajska และ Cox [16] รายละเอียดแสดงในตารางที่ 2.3

ในการเดี๋ยวกแบบจำลองตรรกให้เหมาะสม สำหรับผู้มาใช้ในการให้กำเนิดรูปแบบสัญญาณทดสอบโดยอัตโนมัติ จำเป็นต้องพิจารณาแบบจำลองตรรกแต่ละแบบก่อน จากตัวอย่างต่อไปนี้แสดงให้เห็นถึงความแตกต่างของการใช้แบบจำลองตรรกแต่ละแบบ

จากรูปที่ 2.7 เป็นการใช้แบบจำลองตรรก 5 ค่า ในการกำหนดค่าให้กับโหนดในวงจร เมื่อทำการแพร์คัลตรรกไปข้างหน้า เมื่อเกิดจุดเสียที่จุด b จากข้อเข้าหลักจนถึงข้อออกหลักที่โหนด f ของวงจร


ตารางที่ 2.3 แบบจำลองตัวรอก 16 ค่า [22]

Decimal Values	Set of possible values on each node	Bitwise Encoded Values
0	{}	0000
1	{0}	0001
2	{1}	0010
3	{1, 0}	0011
4	{D}	0100
5	{D, 0}	0101
6	{D, 1}	0110
7	{D, 1, 0}	0111
8	{ \bar{D} }	1000
9	{ \bar{D} , 0}	1001
10	{ \bar{D} , 1}	1010
11	{ \bar{D} , 1, 0}	1011
12	{ \bar{D} , D}	1100
13	{ \bar{D} , D, 0}	1101
14	{ \bar{D} , D, 1}	1110
15	{ \bar{D} , D, 1, 0}	1111




รูปที่ 2.7 การแพร่ไปข้างหน้าโดยใช้แบบจำลองตรรก 5 ค่า [22]

ผลลัพธ์ที่ขึ้นมาออกที่โหนด f คือ X ผลที่เกิดขึ้น ค่าของตระกูลจากจุดเสียไม่สามารถที่จะทำการแพร่มาที่ขึ้นมาออกได้ เพราะส่วนมากทุกโหนดในวงจร จะมีแต่ค่าตระกูลของ X คือ เป็นค่าของตระกูลอะไรก็ได้ (Unknown Value) ในขบวนการของการเลือกค่าของ X ทำให้มีค่าให้เลือกหลายค่า ก่อนที่จะได้รูปแบบของสัญญาณที่ใช้ทดสอบพบรูดูที่เสียในวงจร



รูปที่ 2.8 การแพร่ไปข้างหน้าโดยใช้แบบจำลองตรรก 9 ค่า [22]

จากรูปที่ 2.8 เป็นวงจรเดียวกันแต่เป็นการใช้แบบจำลองตรรก 9 ค่า ค่าของตระกูลจะประกอบด้วย a/b , ($a/b \in \{0/0, 0/1, 0/X, 1/0, 1/1, 1/X, X/0, X/1, X/X\}$) โดย a คือ ค่าของตระกูลที่เป็นปกติ b คือ ค่าของตระกูลที่เกิดจุดเสียในวงจร และค่า X คือ ค่าของตระกูล อะไรก็ได้ การแพร่ไปข้างหน้าของค่าตระกูลที่จุดเสีย ช่วยในการตัดสินใจเลือกค่าตระกูลได้ง่ายขึ้น เมื่อเปรียบเทียบกับแบบจำลองตรรก 5 ค่า




รูปที่ 2.9 การแพร่ไปข้างหน้าโดยใช้แบบจำลองตรรก 16 ค่า [22]

จากรูปที่ 2.9 เป็นการใช้แบบจำลองจุดเสีย (D , \bar{D}) สามารถที่จะแพร่ไป ปรากฏที่ข้ออกได้ ก็จะสามารถทำการเลือก “ D ” หรือ “ \bar{D} ” ที่ข้ออก เลือกมา 1 ค่า เพื่อทำการกำหนดค่าของตรรกให้กับโหนด เพื่อหารูปแบบสัญญาณทดสอบในวงจร ได้ง่ายและรวดเร็วขึ้น

2.4 แบบจำลองจุดเสียสำหรับ AND เกต

โดยส่วนมากแล้วจะใช้แบบจำลองจุดเสีย แบบติดค้างที่ “0” และแบบติดค้างที่ “1” ข้อขาเข้าหลัก และข้อขาออกหลักในแต่ละเกตจะมีค่าตรรก “0” หรือ “1” ติดค้างอยู่ โดยไม่คำนึงถึง ค่าตรรกที่ป้อนให้กับเกต ในการหารูปแบบสัญญาณทดสอบที่เฉพาะเจาะจงเพียง 1 จุด ต้องมีการจำลองการทำงานเพื่อให้ได้ค่าตรรกที่เป็นปกติกับเสียที่ข้อขาออกหลัก



รูปที่ 2.10 แบบจำลองจุดเสีย s-a-1 และ s-a-0 ของ AND เกต [24]

พิจารณาแบบจำลองจุดเสียของ AND เกต แสดงในรูปที่ 2.10 มีจำนวนจุดเสียที่เกิดขึ้นทั้งหมด 6 จุด ตารางที่ 2.4 แสดงให้เห็นถึงค่าตรรกเมื่อเกิดจุดเสีย $s-a-1$ ที่ข้อขาออกหลัก ค่าตรรกที่อยู่ในวงเล็บใหญ่เป็นค่าที่เกิดจากจุดเสีย และค่าที่อยู่นอกวงเล็บเป็นค่าปกติ แต่ละรูปแบบสัญญาณที่ป้อนให้กับข้อขาเข้าหลัก A และ B มีผลทำให้ค่าตรรกที่ข้อขาออกหลักแตกต่างจากที่เป็นปกติของ อุปกรณ์ที่ดี ทำให้สามารถทดสอบ $s-a-1$ ที่ข้อขาเข้าหลัก A ได้ อย่างไรก็ตามจะมีรูปแบบสัญญาณเดียวที่สามารถทดสอบได้ คือ $A = "0"$, $B = "1"$ ส่วนที่เหลือ $A = "0"$, $B = "X"$ และ $A = "X"$, $B = "1"$ ไม่สามารถทดสอบได้ เพราะว่าค่าของ X สามารถเป็นได้ทั้งค่าตรรก “1” และ “0”

ตารางที่ 2.4 การเกิดจุดเสีย s-a-1 ของ AND เกต ที่ข้อมูลเข้าหลัก (A) [24]

A (s-a-1)	B	Y
0[1]	0	0
0[1]	1	0[1], A test
0[1]	X	0[X]
1[1]	0	0
1[1]	1	1
1[1]	X	X
X[1]	0	0
X[1]	1	X[1]
X[1]	X	X

ตารางที่ 2.5 การเกิดจุดเสีย s-a-1 ของ AND เกต ที่ข้อมูลออกหลัก (Y) [24]

A	B	Y (s-a-1)
0	0	0[1], A test
0	1	0[1], A test
0	X	0[1], A test
1	0	0[1], A test
1	1	1[1]
1	X	X[1]
X	0	0[1], A test
X	1	X[1]
X	X	X[1]

ในตารางที่ 2.5 สำหรับข้อมูลออกหลัก Y เมื่อเกิดจุดเสีย s-a-1 รูปแบบสัญญาณทดสอบที่ป้อนให้กับข้อมูลเข้า A และ B ที่สามารถทดสอบจุดเสีย s-a-1 ที่ Y ได้ มีดังนี้ A = “0” และ B = “0”, A = “0” และ B = “1”, A = “0” และ B = “X”, A = “1” และ B = “0”, A = “X” และ B = “0” รูปแบบสัญญาณทดสอบ 1 รูปแบบสามารถทดสอบจุดเสียได้มากกว่า 1 จุดได้ เช่น A = “0” และ B = “1” สามารถทดสอบจุดเสีย s-a-1 ที่ข้อมูลเข้าหลักหรือข้อมูลออกหลักได้ แต่ไม่สามารถทดสอบที่จะ


บอกได้ว่าระหว่างเกิดจุดเสีย s-a-1 ที่ A หรือ Y ได้ เพราะว่าทึ่งคู่มีผลทำให้ $Y=1$ ในตารางที่ 2.6 แสดงให้เห็นเมื่อเกิดจุดเสีย s-a-0 ที่ Y มีรูปแบบสัญญาณทดสอบเดียวที่ทดสอบได้ คือ $A = "1"$ และ $B = "1"$

ตารางที่ 2.6 การเกิดจุดเสีย s-a-0 ของ AND เกต ที่ข้อข้อกหลัก (Y) [24]

A	B	Y (s-a-0)
0	0	0[0]
0	1	0[0]
0	X	0[0]
1	0	0[0]
1	1	1[0], A test
1	X	X[0]
X	0	0[0]
X	1	X[0]
X	X	X[0]

2.5 แบบจำลองจุดเสียสำหรับ OR เกต

ในรูปที่ 2.11 เป็น OR เกต 2 ข้อเข้าหลัก แสดงให้เห็นจุดเสียที่เกิดขึ้นทั้งหมด และในตารางที่ 2.7 ประกอบด้วยรูปแบบสัญญาณทดสอบที่ป้อนให้กับ A และ B เพื่อทดสอบจุดเสีย s-a-0 ที่ A จะมีรูปแบบสัญญาณทดสอบ $A = "1"$ และ $B = "0"$ เท่านั้นที่สามารถทดสอบจุดเสีย s-a-0 ที่ A ได้ ส่วน $A = "1"$, $B = "X"$ และ $A = "X"$, $B = "0"$ ไม่สามารถทดสอบจุดเสียได้ เพราะว่าค่าตัวรกรของ “X” อาจจะเป็น “0” หรือ “1” ก็ได้ ตารางที่ 2.8 จะมีรูปแบบสัญญาณทดสอบอยู่ 5 รูปแบบ เพื่อจุดเสีย s-a-0 ที่ Y



รูปที่ 2.11 แบบจำลองจุดเสีย s-a-1 และ s-a-0 ของ OR เกต [24]

ตารางที่ 2.7 การเกิดจุดเสีย s-a-0 ของ OR เกต ที่ขั้วขาเข้าหลัก (A) [24]

A (s-a-0)	B	Y
0[0]	0	0
0[0]	1	1
0[0]	X	X
1[0]	0	1[0], A test
1[0]	1	1
1[0]	X	1[X]
X[0]	0	X[0]
X[0]	1	1
X[0]	X	X

ตารางที่ 2.8 การเกิดจุดเสีย s-a-0 ของ OR เกต ที่ขั้วขาออกหลัก (Y) [24]

A	B	Y (s-a-0)
0	0	0[0]
0	1	1[0], A test
0	X	X[0]
1	0	1[0], A test
1	1	1[0], A test
1	X	1[0], A test
X	0	X[0]
X	1	1[0], A test
X	X	X[0]

ถ้าเกิดจุดเสีย s-a-1 ที่ Y ในตารางที่ 2.9 จะมีรูปแบบสัญญาณทดสอบ A = “0” และ B = “0” เท่านั้นที่สามารถทดสอบจุดเสียนี้ได้ อย่างไรก็ตามรูปแบบสัญญาณทดสอบนี้ยังสามารถทดสอบจุดเสีย s-a-1 ที่ขั้วขาเข้าได้อีก (A, B) แต่ไม่สามารถที่จะแยกได้ว่าเสียที่จุดไหน เพราะว่าจุดเสีย

s-a-1 ที่ข้อหาอ กหลักของ OR เกต สมมูลกับกับจุดเสีย s-a-1 ที่ข้อเข้าหลัก ก็อ ถ้ามีรูปแบบสัญญาณทดสอบจุดเสีย s-a-1 ที่ข้อเข้าหลักได้ สามารถทำให้ทดสอบจุดเสีย s-a-1 ที่ข้อหาอ กหลักได้ เช่นเดียวกัน

ตารางที่ 2.9 การเกิดจุดเสีย s-a-1 ของ OR เกต ที่ข้อหาอ กหลัก (Y) [24]

A	B	Y (s-a-0)
0	0	0[1], A test
0	1	1[1]
0	X	X[1]
1	0	1[1]
1	1	1[1]
1	X	1[1]
X	0	X[1]
X	1	1[1]
X	X	X[1]

2.6 แบบจำลองจุดเสียสำหรับ NOT เกต

สำหรับ NOT เกต จุดเสีย s-a-0 ที่ข้อเข้าหลักสมมูลกับจุดเสีย s-a-1 ที่ข้อหาอ กหลัก และจุดเสีย s-a-1 ที่ข้อเข้าหลักสมมูลกับจุดเสีย s-a-0 ที่ข้อหาอ กหลัก รูปแบบสัญญาณทดสอบ แสดงในตารางที่ 2.10 ส่วนเกตชนิดอื่นๆ เช่น NAND, NOR, XOR สามารถสร้างรูปแบบสัญญาณทดสอบได้จากเกตพื้นฐาน AND, OR, NOT

ตารางที่ 2.10 การเกิดจุดเสีย s-a-1 ของ NOT เกต ที่ข้อหาอ กหลัก (Y) [24]

A	Y (s-a-1)	Y (s-a-0)
0	1[1]	1[0], A test
1	0[1], A test	0[0]
X	X[1]	X[0]