

## สารบัญ

	หน้า
กิตติกรรมประกาศ	ค
บทคัดย่อภาษาไทย	ง
บทคัดย่อภาษาอังกฤษ	จ
สารบัญตาราง	ช
สารบัญภาพ	ซ
สัญลักษณ์	ญ
<b>บทที่ 1 บทนำ</b>	<b>ภ</b>
1.1 ความนำ	1
1.2 ที่มาของปัญหา	1
1.3 ผลงานวิจัยและงานที่เกี่ยวข้อง	5
1.4 วัตถุประสงค์และขอบเขตการวิจัย	6
1.5 ประโยชน์ที่ได้รับจากการศึกษา	6
<b>บทที่ 2 แบบจำลองวงจร จุดเสียและตระก</b>	<b>ก</b>
2.1 แบบจำลองวงจรดิจิตอล	7
2.2 การกำหนดแบบจำลองจุดเสีย	8
2.2.1 แบบจำลองจุดเสียแบบติดค้าง	9
2.2.2 แบบจำลองจุดเสียแบบล็อควงจร	9
2.2.3 แบบจำลองจุดเสียแบบทำงานช้า	9
2.3 กราฟและการแทนวงจรด้วยกราฟ	10
2.4 แบบจำลองตระก	11
2.4.1 แบบจำลองตระก 5 ค่า	12
2.4.2 แบบจำลองตระก 9 ค่า	12
2.4.3 แบบจำลองตระก 16 ค่า	13
2.5 แบบจำลองจุดเสียสำหรับ AND เกต	16
2.6 แบบจำลองจุดเสียสำหรับ OR เกต	18

2.7 แบบจำลองจุดเสียสำหรับ NOT เกต	20
<b>บทที่ 3 หลักวิธีการคำนวณรายการลดTHON และรูปแบบสัญญาณทดสอบ</b>	<b>21</b>
3.1 วิธีการให้คำนวณรายการลดTHON	21
3.1.1 รายการลดTHON ไปข้างหน้าหรือเขตพึงกշัน	21
3.1.2 ความสัมพันธ์การแพร์ค่าตราชก ไปข้างหน้าของเกตพื้นฐาน	23
3.1.3 Contrapositive Law	24
3.2 วิธีการให้คำนวณรูปแบบสัญญาณทดสอบ	26
3.2.1 วิธีเส้นทางการแพร์ค่าตราชก	26
3.2.2 วิธี D-Algorithm	28
3.2.3 วิธี PODEM	34
3.2.4 วิธี FAN	35
3.2.5 วิธี SOCRATES	36
3.3 วิธีการจำลองการทำงานจุดเสีย	38
<b>บทที่ 4 โปรแกรมการให้คำนวณรูปแบบสัญญาณทดสอบโดยอัตโนมัติ</b>	<b>42</b>
4.1 ข่ายระบบงานโปรแกรมเอทีพีจี	42
4.2 โปรแกรมสร้างแบบจำลองวงจรในรูปของกราฟแบบไม่มีทิศทาง	44
4.3 วิธีการห่อเงี้าไปในกราฟ	46
4.4 การยุบรวมจุดเสีย	47
4.5 การให้คำนวณรายการลดTHON	52
4.6 การให้คำนวณรูปแบบสัญญาณทดสอบโดยอัตโนมัติ	58
<b>บทที่ 5 การใช้งานและการทดสอบโปรแกรมเอทีพีจี</b>	<b>60</b>
5.1 การใช้งาน	60
5.2 ผลการทดสอบโปรแกรมเอทีพีจี	60
<b>บทที่ 6 สรุปและข้อเสนอแนะ</b>	<b>67</b>
6.1 สรุปผลงานวิทยานิพนธ์	67
6.2 ปัญหาและข้อเสนอแนะ	67
<b>บรรณานุกรม</b>	<b>69</b>
<b>ประวัติผู้เขียน</b>	<b>72</b>

## สารบัญตาราง

ตาราง	หน้า
2.1 แบบจำลองตระก 5 ค่า	12
2.2 แบบจำลองตระก 9 ค่า	13
2.3 แบบจำลองตระก 16 ค่า	14
2.4 การเกิดจุดเสีย s-a-1 ของ AND เกต ที่ข้าวขาเข้าหลัก (A)	17
2.5 การเกิดจุดเสีย s-a-1 ของ AND เกต ที่ข้าวขาออกหลัก (Y)	17
2.6 การเกิดจุดเสีย s-a-0 ของ AND เกต ที่ข้าวขาออกหลัก (Y)	18
2.7 การเกิดจุดเสีย s-a-1 ของ OR เกต ที่ข้าวขาเข้าหลัก (A)	19
2.8 การเกิดจุดเสีย s-a-0 ของ OR เกต ที่ข้าวขาออกหลัก (Y)	19
2.9 การเกิดจุดเสีย s-a-1 ของ OR เกต ที่ข้าวขาออกหลัก (Y)	20
2.10 การเกิดจุดเสีย s-a-1 ของ NOT เกต ที่ข้าวขาออกหลัก (Y)	20
3.1 ขั้นตอนการสร้างเส้นทางการแพร่ค่าตระก	27
3.2 PDc สำหรับ AND เกต 2 ข้าวขาเข้า	29
3.3 PDc สำหรับ NAND เกต 2 ข้าวขาเข้า	29
3.4 PDc สำหรับ OR เกต 2 ข้าวขาเข้า	29
3.5 PDc สำหรับ NOR เกต 2 ข้าวขาเข้า	29
3.6 PDcf สำหรับ AND เกต 2 ข้าวขาเข้า	30
3.7 Singular Cover สำหรับ AND เกต 2 ข้าวขาเข้า	30
3.8 กฎการทำ Intersection	30
3.9 แสดงขั้นตอนการทำงานของหลักวิธี D-Algorithm	33
3.10 ตำแหน่งบิตที่เกิดจุดเสีย	39
3.11 กำหนดค่าในแต่ละบิตที่เกิดจุดเสีย	39
4.1 กฎการยุบรวมจุดเสีย	48
4.2 การยุบรวมจุดเสียที่สมมูลเข้าด้วยกันเป็นกลุ่ม	49

4.3 การยุบรวมจุดเสี่ยที่สมนัยเข้าด้วยกันเป็นกลุ่ม	50
5.1 คุณสมบัติวงจรประกอบ	61
5.2 คุณสมบัติวงจรประกอบ (ต่อ)	61
5.3 คุณสมบัติวงจรลำดับ	62
5.4 คุณสมบัติวงจรลำดับ (ต่อ)	62
5.5 ผลการทดสอบทดสอบวงจรประกอบ	63
5.6 ผลการทดสอบทดสอบวงจรลำดับ	63
5.7 ผลการทดสอบเปรียบเทียบวงจรประกอบ	64
5.8 ผลการทดสอบเปรียบเทียบวงจรลำดับ	64
5.9 ผลการทดสอบโปรแกรมจำลองการทำงานจุดเสี่ยวงจรประกอบ	66
5.10 ผลการทดสอบโปรแกรมจำลองการทำงานจุดเสี่ยวงจรลำดับ	66

## สารบัญภาพ

รูป	หน้า
1.1 VLSI กับข้อเข้าหลัก และข้อออกหลัก	1
1.2 วงจรตัวอย่างที่เกิดความขัดแย้งโดยใช้แบบจำลองตรรก 16 ค่า	3
1.3 การย้อนรอยเพื่อเลือกค่าตรรกให้แก่ข้อเข้าใหม่	3
1.4 โครงสร้างข้อมูลแบบ B-Tree และการทำงานแบบย้อนรอย	4
2.1 แบบจำลองวงจรประกอบ	7
2.2 แบบจำลองวงจรลำดับ	8
2.3 วงจรตัวอย่างใช้ในการแทนให้เป็นรูปกราฟ	10
2.4 การแทนวงจรด้วยรูปกราฟที่เป็นโหนด	10
2.5 การแทนวงจรด้วยรูปกราฟที่เป็นเส้น	10
2.6 แสดงการเกิดจุดเสียที่ Fan-out	11
2.7 การแพร์ค่าตรรกไปข้างหน้าโดยใช้แบบจำลองตรรก 5 ค่า	15
2.8 การแพร์ค่าตรรกไปข้างหน้าโดยใช้แบบจำลองตรรก 9 ค่า	15
2.9 การแพร์ค่าตรรกไปข้างหน้าโดยใช้แบบจำลองตรรก 16 ค่า	16
2.10 แบบจำลองจุดเสีย s-a-1 และ s-a-0 ของ AND เกต	16
2.11 แบบจำลองจุดเสีย s-a-1 และ s-a-0 ของ OR เกต	18
3.1 ภาพพังก์ชันสำหรับ AND เกต 2 ข้อเข้า	22
3.2 ส่วนกลับภาพพังก์ชันสำหรับ AND เกต 2 ข้อเข้า	23
3.3 วงจรตัวอย่างในการทำรายการลดTHON	25
3.4 แทนวงจรด้วยกราฟแบบมีทิศทางจากรูปที่ 3.3	25
3.5 วงจรตัวอย่างการสร้างเส้นทางการแพร์ค่าตรรก	26
3.6 ผังงานหลักวิธี D-Algorithm	31
3.7 วงจรตัวอย่างการใช้หลักวิธี D-Algorithm	32
3.8 วงจรตัวอย่างการใช้หลักวิธี FAN	36

3.9	แสดงความสัมพันธ์ระหว่างโหนด (Forward Propagation)	37
3.10	แสดงความสัมพันธ์ระหว่างโหนด (Backward Propagation)	37
3.11	จำลองการทำงานจุดเดียวแบบขนานของ AND เกต 2 ข้อๆ เช่น	39
3.12	จำลองการทำงานจุดเดียวแบบ Concurrent	41
4.1	ข่ายระบบงานการให้กำเนิดรูปแบบสัญญาณทดสอบโดยอัตโนมัติ	43
4.2	วงจร c17.vm	44
4.3	รูปกราฟวงจร c17.vm	45
4.4	แสดงการเรื่องต่อระหว่างแซชชิ่งกับโหนด	45
4.5	แสดงการเรื่องต่อระหว่างโหนดกับเส้น	46
4.6	การทดสอบจุดเดียวที่สมมูลของ AND เกต	47
4.7	การทดสอบจุดเดียวที่สมนัยของ AND เกต	48
4.8	แสดงการบูรณาจุดเดียวโดยใช้วิธีกรทดสอบจุดเดียวที่สมมูล	48
4.9	แสดงการบูรณาจุดเดียวโดยใช้วิธีกรทดสอบจุดเดียวที่สมนัย	50
4.10	โครงสร้างข้อมูลการบูรณาจุดเดียว	51
4.11	แสดงการเก็บรายการลดTHON ในโครงสร้างข้อมูลแบบรายการเดี่ยว	52
4.12	วงจร c17.vm ตัวอย่างการสร้างรายการลดTHON	52
4.13	ผังงานการให้กำเนิดรูปแบบสัญญาณทดสอบโดยอัตโนมัติ	59
4.14	ภาพฟังก์ชันเกิดจุดเดียว $\{D\}$ เส้นที่ 14	60
4.15	ส่วนกลับภาพฟังก์ชันเกิดจุดเดียว $\{D\}$ เส้นที่ 0	61
4.16	ส่วนกลับภาพฟังก์ชันเกิดจุดเดียว $\{1\}$ เส้นที่ 16	62
4.17	ส่วนกลับภาพฟังก์ชันเกิดจุดเดียว $\{\bar{D}\}$ เส้นที่ 10 กับเส้นที่ 15	63
4.18	วงจร s27.vm	64
4.19	แบบจำลองวงจรสามดับสามหัวรับทำเอทีพีจี	64
4.20	ภาพฟังก์ชันในกรอบเวลาที่ 0	65
4.21	ภาพฟังก์ชันในกรอบเวลาที่ 1	65
4.22	ส่วนกลับภาพฟังก์ชันในกรอบเวลาที่ 1	66
4.23	ส่วนกลับภาพฟังก์ชันในกรอบเวลาที่ 0	66

## ສัญลักษณ์

$\Leftrightarrow$	... ก็ต่อเมื่อ ...
$\Rightarrow$	ถ้า ... แล้ว ...
$\rightarrow$	พึงชันจาก ... ไปยัง ...
$\Gamma$	not
$\cap$	Intersection
$\sqsubset$	เซตย่อย
$\neq (\sim)$	ไม่เท่ากับ
$\phi$	เซตว่าง
$\varphi$	เซตที่ไม่ต้องกำหนดค่า
$\in$	สมาชิกที่อยู่ในเซต
$\{ \dots \}$	สมาชิกของเซต
$D$	จุดเสียงแบบติดคำงที่-0 (s-a-0)
$\bar{D}$	จุดเสียงแบบติดคำงที่-1 (s-a-1)