บทที่ 2

จุดเสีย แบบจำลองวงจร และหลักวิธี บูลลีนแซททิสฟายอะบิลิตี้

ในบทนี้จะกล่าวถึงสาเหตุของการเกิดจุดเสีย การจัดการจุดเสีย และแบบจำลองที่นำมาใช้แทนจุดเสีย รวมถึง ทฤษฎี และหลักวิธีบูลลีนแซททิสฟายอะบิลิตี้

2.1 จุดเสียและสาเหตุการเกิดจุดเสีย

2.1.1 จุดเสีย

จุดเสียหมายถึงจุดที่เกิดความบกพร่องทำให้วงจรไม่สามารถทำงานได้หรือทำงานได้ไม่ครบตามฟังก์ชันที่ได้ออกแบบไว้ ซึ่งผลของจุดเสียที่เกิดขึ้นสามารถแบ่งออกได้ เป็น 2 ลักษณะ คือ จุดเสียที่เกิดขึ้นแบบถาวร (Permanent or Solid Fault) และ จุดเสียที่เกิดขึ้นแบบชั่วคราว (Temporary or Intermittent Fault) [8] จุดเสียแบบถาวรหมายถึงจุดเสียที่ผลของจุดเสียเกิดขึ้นตลอดเวลา ในขณะที่จุดเสียแบบชั่วคราวผลของจุดเสียที่เกิดขึ้นจะแสดงผลอย่างไม่ต่อเนื่องและไม่แน่นอน อย่างไรก็ตามผลของจุดเสียที่เกิดขึ้นอาจจะยังไม่ถูกค้นพบเนื่องจากยังไม่ได้รับการกระตุ้นด้วยสัญญาณที่เหมาะสม

2.1.2 สาเหตุการเกิดจุดเสีย (Causes of Faults)

การเกิดจุดเสียในวงจรดิจิตอลมีได้หลายสาเหตุ เช่น ความบกพร่องที่ชั้นออกไซด์ ความบกพร่องที่ชั้นโลหะ ความบกพร่องของจุดต่อ หรือความบกพร่องของการเชื่อมต่อ นอกจากนี้อาจมีสาเหตุมาจากการออกแบบที่ผิดพลาดหรือใช้งานในสภาพแวดล้อมที่ไม่เหมาะสม [2] ซึ่งในการทดสอบจำเป็นจะต้องรู้ถึงพฤติกรรมของจุดเสียแต่ละชนิดเพื่อใช้ในการออกแบบหาวิธีการทดสอบที่เหมาะสมเพื่อให้การทดสอบเป็นไปอย่างมีประสิทธิภาพ

2.2 การจัดการจุดเสีย (Fault Management)

จากการศึกษาพฤติกรรมของจุดเสีย เพื่อนำมาใช้ในการออกแบบการทดสอบทำให้สามารถแยกปัญหาหลัก ของการจัดการจุดเสียได้ดังนี้ [17]

2.2.1 การตรวจสอบหาจุดเสีย (Fault Detection)

การตรวจสอบหาจุดเสีย เป็นกระบวนการแรกของการทดสอบ เพื่อวิเคราะห์ว่าวงจรที่นำมาทดสอบมีจุดเสียอยู่หรือไม่ ซึ่งคุณภาพของการทดสอบขึ้นอยู่กับค่าครอบคลุมจุดเสียของรูปแบบสัญญาณทดสอบที่ได้สร้างขึ้นมา

2.2.2 การหาตำแหน่งของจุดเสีย (Fault Location)

การหาตำแหน่งของจุดเสียเกิดขึ้นภายหลังจากได้แยกวงจรที่เสียออกมาจากวงจรที่ดี โดยกระบวนการนี้จะพยายามค้นหาว่า ตำแหน่งที่เกิดจุดเสียเกิดขึ้นที่ตำแหน่งใดในวงจร ซึ่งข้อมูลที่ได้รับสามารถนำไปใช้ในการพัฒนาปรับปรุงกระบวนการผลิต

2.2.3 การซ่อมแซมจุดเสีย (Fault Repair)

การซ่อมแซมจุดเสียเป็นกระบวนการในลำดับสุดท้าย เพื่อซ่อมแซมจุดเสียที่สามารถซ่อมแซมได้ โดยอาศัยข้อมูลตำแหน่งของจุดเสียจากกระบวนการหาตำแหน่งจุดเสีย อย่างไรก็ตามในแต่ละกระบวนการของการจัดการจุดเสียก็ไม่สามารถแบ่งแยกจากกันออกเป็นอิสระได้ เช่น ข้อมูลที่ได้รับจากกระบวนการตรวจสอบหาจุดเสียก็เป็นข้อมูลที่จำเป็นมากสำหรับการหาตำแหน่งที่เกิดจุดเสียในวงจร

2.3 แบบจำลองจุดเสีย (Fault Models)

เนื่องจากสาเหตุการเกิดจุดเสียในวงจรดิจิตอลมีได้หลายชนิด ซึ่งแต่ละชนิดก็ส่งผลแตกต่างกัน ดังนั้นในการวิเคราะห์จุดเสียที่เกิดขึ้นจึงจำเป็นต้องมีแบบจำลองการทำงานของจุดเสียแตกต่างกันไปตามพฤติกรรมของจุดเสียที่เกิดขึ้น อย่างไรก็ตามแบบจำลองที่เป็นที่นิยมและใช้กันมากในวงการทดสอบวงจรดิจิตอลได้แก่ [14]

2.3.1 แบบจำลองจุดเสียแบบติดค้าง (Stuck-at Fault Model)

แบบจำลองจุดเสียแบบติดค้าง เป็นแบบจำลองที่นิยมกันมากที่สุดและถือได้ว่าเป็นแบบจำลองพื้นฐานที่นำมาใช้ในการวิเคราะห์จุดเสียในวงจรดิจิตอล โดยแบบจำลองนี้เป็นตัวแทนพฤติกรรมของจุดเสียที่เกิดขึ้นในธรรมชาติ 2 แบบคือ

1) จุดเสียแบบติดค้างที่ ค่า 0 (Stuct-at-0,s-a-0) หมายถึงจุดเสียที่ ณ ตำแหน่งที่เกิดจุดเสีย ค่าทางตรรกของจุดเสียจะติดค้างที่ค่า 0 เสมอ สัญลักษณ์คือ 1/0 หรือ 1@0 โดย 1 แทนจุด หรือ เส้นวงจรที่เกิดจุดเสีย

2) จุดเสียแบบติดค้างที่ ค่า 1 (Stuct-at-1,s-a-1) หมายถึงจุดเสียที่ ณ ตำแหน่งที่เกิดจุดเสีย ค่าทางตรรกของจุดเสียจะติดค้างที่ค่า 1 เสมอ สัญลักษณ์คือ l/1 หรือ l@1 โดย l แทนจุด หรือเส้นวงจรที่เกิดจุดเสีย

ภายใต้เงื่อนไข ณ เวลาหนึ่งวงจรมีจุดเสียได้เพียงจุดเดียว หรือเรียกว่า แบบจำลองจุดเสียแบบติดค้างเดี่ยว (Single Stuck-at Fault Model) วงจรที่มี m เส้น สามารถมีจุดเสียได้เท่ากับ 2m จุดเสีย แต่ถ้าพิจารณาว่า ณ เวลาหนึ่ง จุดเสียในวงจรมีได้หลายจุด (Multiple Faults) จำนวนจุดเสียที่สามารถเกิดขึ้นได้ มีมากถึง 3^m-1 จุดเสีย [19] อย่างไรก็ตามในทางปฏิบัติการทดสอบวงจรดิจิตอลจะใช้แบบจำลองจุดเสียแบบติดค้างเดี่ยวในการทดสอบ โดยผลของการเกิดจุดเสียในเกตมาตรฐานแสดงในตารางที่ 2.1 ถึง 2.6

ตารางที่ 2.1 ผลการเกิดจุดเสียแบบติดค้างเดี่ยวของเกตแบบแอนด์

ขั้วขาเข้า		ขั้วขาออกปกติ	ขั้วขาออกกรณีเกิดจุดเสีย					
A	B	C	C(A/0)	C(A/1)	C(B/0)	C(B/1)	C(C/0)	C(C/1)
1	1	1	0	1	0	1	0	1
1	0	0	0	0	0	1	0	1
0	1	0	0	1	0	0	0	1
0	0	0	0	0	0	0	0	1

ตารางที่ 2.2 ผลการเกิดจุดเสียแบบติดค้างเดี่ยวของเกตแบบแนนด์

ขั้วขาเข้า		ขั้วขาออกปกติ	ขั้วขาออกกรณีเกิดจุดเสีย					
A	B	C	C(A/0)	C(A/1)	C(B/0)	C(B/1)	C(C/0)	C(C/1)
1	1	0	1	0	1	0	0	1
1	0	1	1	1	1	0	0	1
0	1	1	1	0	1	1	0	1
0	0	1	1	1	1	1	0	1

ตารางที่ 2.3 ผลการเกิดจุดเสียแบบติดค้างเดี่ยวของเกตแบบออร์

ขั้วขาเข้า		ขั้วขาออกปกติ	ขั้วขาออกกรณีเกิดจุดเสีย					
A	B	C	C(A/0)	C(A/1)	C(B/0)	C(B/1)	C(C/0)	C(C/1)
1	1	1	1	1	1	1	0	1
1	0	1	0	1	1	1	0	1
0	1	1	1	1	0	1	0	1
0	0	0	0	1	0	1	0	1

ตารางที่ 2.4 ผลการเกิดจุดเสียแบบติดค้างเดี่ยวของเกตแบบนอร์

ขั้วขาเข้า		ขั้วขาออกปกติ	ขั้วขาออกกรณีเกิดจุดเสีย					
A	B	C	C(A/0)	C(A/1)	C(B/0)	C(B/1)	C(C/0)	C(C/1)
1	1	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0	1
0	1	0	0	0	1	0	0	1
0	0	1	1	0	1	0	0	1

ตารางที่ 2.5 ผลการเกิดจุดเสียแบบติดค้างเดี่ยวของเกตแบบเอกซ์คลูซีฟออร์

ขั้วขาเข้า		ขั้วขาออกปกติ	ขั้วขาออกกรณีเกิดจุดเสีย					
A	B	C	C(A/0)	C(A/1)	C(B/0)	C(B/1)	C(C/0)	C(C/1)
1	1	0	1	0	1	0	0	1
1	0	1	0	1	1	0	0	1
0	1	1	1	0	0	1	0	1
0	0	0	0	1	0	1	0	1

ตารางที่ 2.6 ผลการเกิดจุดเสียแบบติดค้างเดี่ยวของเกตแบบน็อต

ขั้วขาเข้า	ขั้วขาออกปกติ	ขั้วขาออกกรณีเกิดจุดเสีย			
A	C	C(A/0)	C(A/1)	C(C/0)	C(C/1)
1	0	1	0	0	1
0	1	1	0	0	1

2.3.2 แบบจำลองจุดเสียแบบลัดวงจร (Bridging Fault Model)

เป็นจุดที่เกิดจากการลัดวงจรภายในตัววงจรดิจิตอล ซึ่งบางครั้งแสดงพฤติกรรมเหมือนกับจุดเสียแบบชั่วคราว เนื่องจากจุดที่ลัดวงจรมีค่าทางตรรกตรงกันทำให้มองไม่เห็นผลของจุดเสียที่เกิดขึ้น แต่ถ้าจุดเสียที่ลัดวงจรมีค่าทางตรรกแตกต่างกันก็จะทำให้วงจรแสดงผลของจุดเสียออกมา ซึ่งการแสดงผลก็ขึ้นอยู่กับเทคโนโลยีการผลิตของอุปกรณ์นั้นเช่น TTL (Transistor – Transistor Logic) จะมีค่าทางตรรก 0 เป็นตัวข่ม (Dominator) ถ้าจุดเสียที่เกิดขึ้นในวงจรมีค่าทางตรรกแตกต่างกันคือ 0 และ 1 ผลของจุดเสียที่เกิดขึ้นจะมีค่าเป็น 0 และใน ECL (Emitter-Coupling Logic) จะมีค่าตรรกเป็น 1 [2]

2.3.3 แบบจำลองจุดเสียแบบทำงานช้า (Delay Fault Model)

จุดเสียแบบทำงานช้า หรือ AC Faults [2] เป็นจุดเสียแบบที่ทำให้วงจรทำงานช้าลงไม่สามารถตอบสนองต่อการเปลี่ยนแปลงของวงจรได้ทันตามที่ได้ออกแบบไว้

2.4 แบบจำลองวงจรดิจิตอล (Digital Circuit Models)

ในการทดสอบวงจรดิจิตอลจำเป็นต้องมีการจำลองรูปแบบวงจรเพื่อให้อยู่ในรูปแบบที่คอมพิวเตอร์สามารถเข้าใจได้ ซึ่งแบบจำลองที่ใช้โดยทั่วไปมี 2 ประเภทคือ แบบจำลองวงจรประกอบ และ แบบจำลองวงจรลำดับ

2.4.1 แบบจำลองวงจรประกอบ (Combinational Circuit)

แบบจำลองวงจรประกอบ ประกอบขึ้นด้วยเกตชนิดต่างๆ ไม่มีสัญญาณป้อนกลับจากขั้วขาออกหลักกลับมาเข้าที่ขั้วขาเข้าหลักของวงจร แบบจำลองวงจรประกอบแสดงดังรูปที่ 2.1



รูปที่ 2.1 แบบจำลองวงจรประกอบ [19]

จากรูปที่ 2.1 ขั้วขาออกหลัก ($PO_1,\ldots,PO_j$) ของวงจรแต่ละตัวขึ้นอยู่กับวงจรประกอบของขั้วขาเข้าหลัก ($PI_1,\ldots,PI_j$) ซึ่งสามารถแสดงความสัมพันธ์ได้ดังสมการที่ 1

$$PO_j = F_j(PI_1,\ldots,PI_j) \quad (1)$$

2.4.2 แบบจำลองวงจรลำดับ (Sequential Circuit)



รูปที่ 2.2 แบบจำลองวงจรลำดับ [19]

แบบจำลองวงจรลำดับประกอบไปด้วยส่วนของวงจรประกอบ และส่วนของสัญญาณป้อนกลับ โดยสัญญาณป้อนกลับจะนำสัญญาณจากขั้วขาออกรอง (Secondary Output) ป้อนกลับมายังขั้วขาเข้ารอง (Secondary Input) ผ่านอุปกรณ์ที่ทำหน้าที่เป็นหน่วยความจำเช่น อุปกรณ์ประเภท ฟลิป-ฟลอป (Flip-Flop) แบบจำลองวงจรลำดับแสดงดังรูปที่ 2.2 และ ความสัมพันธ์ของสัญญาณขั้วขาเข้า กับขั้วขาออกแสดงดังสมการที่ 2

$$PO_j = F_j(PI_1,\ldots,PI_j,SI_1,\ldots,SI_j) \qquad (2)$$

จากรูปที่ 2.2 ส่วนที่เพิ่มเข้ามาจากวงจรประกอบคือ ขั้วขาออกรอง ($SO_1,\ldots,So_k$) ป้อนสัญญาณกลับเข้าสู่ขั้วขาเข้ารอง ($PO_1,\ldots,PO_k$) โดยผ่านอุปกรณ์ที่เป็นหน่วยความจำ ($D_1,\ldots,D_k$) วงจรลำดับสามารถแยกออกได้เป็น 2 ประเภทคือ วงจรลำดับแบบซิงโครนัส (Syncronous Sequential Circuit) อุปกรณ์ที่ทำหน้าที่เป็นหน่วยความจำถูกควบคุมด้วยสัญญาณนาฬิกา (Clk) เดียว อีกประเภทหนึ่งคือ วงจรลำดับแบบอะซิงโครนัส (Asyncronous Sequential Circuit) ซึ่งเป็นวงจรลำดับที่ไม่มีการใช้สัญญาณนาฬิกาควบคุมการทำงานของวงจร

2.5 หลักวิธีบูลลีนแซททิสฟายอะบิลิตี้

เนื่องจากวิธีการ บูลลีนแซททิสฟายอะบิลิตี้ เป็นวิธีการหารูปแบบการกำหนดค่าทางตรรกให้กับตัวแปรในบูลลีนเอ็กเพลสชันเพื่อทำให้ได้ผลลัพธ์ออกมามีค่าความจริงเป็นจริง ซึ่งการนำวิธีการนี้เข้ามาประยุกต์ใช้ในงานการทดสอบวงจรดิจิตอลจึงจำเป็นต้องสร้างสูตรทางพีชคณิตเพื่อนำมาใช้เป็นตัวแทนวงจร โดยอาศัยหลักวิธี [12] ดังต่อไปนี้

2.5.1 สูตรและการแทนวงจรด้วยสูตร (Formulea and Circuit Representation)

วิธีการนี้ใช้การสร้างสูตรเพื่อให้เป็นตัวแทนทางตรรกของวงจร โดยขั้นตอนแรกจะทำการแปลงวงจรดิจิตอลให้อยู่ในรูปแบบของกราฟมีทิศทางแบบไม่ย้อนกลับ (Directed Acyclic Graph) เพื่อให้ง่ายต่อการคำนวณด้วยคอมพิวเตอร์ โดย โหนด (Node) ของกราฟใช้เป็นตัวแทนขั้วขาเข้า ขั้วขาออก เกต และ จุดแยก (Fanout) ในขณะที่ กิ่ง (Edges) ของกราฟใช้เป็นตัวแทนเส้นวงจร จุดเริ่มต้นของกราฟคือ ขั้วขาออกของวงจร และ จุดสิ้นสุดของกราฟคือ ขั้วขาเข้าของวงจร ตัวอย่างวงจรและกราฟมีทิศทางแบบไม่ย้อนกลับของวงจรสามารถแสดงได้ดังรูปที่ 2.3 ขั้นตอนต่อมา คือสร้างสูตรเข้าไปกำกับในทุกๆโหนดของวงจร โดยสูตรจะแสดงถึงความสัมพันธ์ทางตรรกของเกต หรือจุดแยก โดยมีตัวแปรซึ่งเป็นตัวแทนของกิ่งที่เข้าสู่โหนดและตัวแปรของกิ่ง

ที่ออกจากโหนดอยู่ภายในสูตร ตัวอย่าง เกตแบบแอนด์ มีขั้วขาเข้า X, Y ขั้วขาออก Z จะถูกกำกับด้วยสูตร $Z = X \cdot Y$



รูปที่ 2.3 วงจรและกราฟมีทิศทางแบบไม่ย้อนกลับของวงจร [12]

2.5.2 การแปลงสูตรให้เข้าสู่รูป CNF (Translating Formulea into CNF)

เนื่องจากสูตรที่อยู่ในรูปของ CNF (Conjunctive Normal Form) สามารถแปลงให้เข้าสู่การคำนวณโดยคอมพิวเตอร์ได้ง่าย ดังนั้นสูตรจากเกตต่างๆ จะถูกเปลี่ยนให้มาอยู่ในรูปของสูตร CNF ตัวอย่าง เกตแบบแอนด์ มีขั้วขาเข้า X, Y ขั้วขาออก Z มีสูตรคือ

$$Z = X \cdot Y \tag{3}$$

จาก $(P = Q) \equiv (P \Rightarrow Q) \cdot (Q \Rightarrow P)$ ทำให้สามารถแปลงสูตรที่ 3 ให้เข้าสู่รูป สูตรที่ 4

$$(Z \Rightarrow (X \cdot Y)) \cdot ((X \cdot Y) \Rightarrow Z) \tag{4}$$

และจาก $(P \Rightarrow Q) \equiv (\overline{P} + Q)$ ทำให้สามารถแปลงสูตรที่ 4 ให้เข้าสู่รูป CNF ได้ดังสูตรที่ 5

$$(\overline{Z} + X) \cdot (\overline{Z} + Y) \cdot (\overline{X} + \overline{Y} + Z) \tag{5}$$

จากสูตรที่ 5 จะเห็นได้ว่าภายในสูตรประกอบไปด้วยอนุประโยค (Clause) อนุประโยคที่มี 1 ตัวแปรเรียกว่า อนุประโยคหนึ่ง (Unary Clause) อนุประโยคที่มี 2 ตัวแปรเรียกว่า อนุประโยคสอง (Binary Clause) และอนุประโยคที่มี 3 ตัวแปรเรียกว่า อนุประโยคสาม (Ternary Clause) สำหรับสูตรที่ใช้เป็นตัวแทนเกตพื้นฐานต่างๆ แสดงดังในตารางที่ 2.7

ตารางที่ 2.7 สูตรสำหรับเกตพื้นฐานที่มีขั้วขาเข้า X, Y ขั้วขาออก Z และขั้วขาเข้า X ขั้วขาออก Z

เกต	สูตร
AND	$(\overline{Z}+X)\cdot(\overline{Z}+Y)\cdot(\overline{X}+\overline{Y}+Z)$
NAND	$(Z+X)\cdot(Z+Y)\cdot(\overline{X}+\overline{Y}+\overline{Z})$
OR	$(Z+\overline{X})\cdot(Z+\overline{Y})\cdot(X+Y+\overline{Z})$
NOR	$(\overline{Z}+\overline{X})\cdot(\overline{Z}+\overline{Y})\cdot(X+Y+Z)$
NOT	$(Z+\overline{X})\cdot(\overline{Z}+X)$
BUF	$(Z+X)\cdot(\overline{Z}+\overline{X})$
XOR	$(Z+\overline{X}+Y)\cdot(Z+X+\overline{Y})\cdot$ $(\overline{Z}+X+Y)\cdot(\overline{Z}+\overline{X}+\overline{Y})$

สำหรับเกตที่มีขั้วขาเข้ามากกว่า 2 ขั้ว จำนวนสูตรจะถูกสร้างเพิ่มมากขึ้นตามจำนวนตัวแปรที่เพิ่มมากขึ้น ตัวอย่างเช่น เกตแบบแอนด์ มีขั้วขาเข้า X, Y, W และมีเอาต์พุต Z สามารถสร้างสูตร CNF ได้ดังสูตรที่ 6

$$(\overline{Z}+X)\cdot(\overline{Z}+Y)\cdot(\overline{Z}+W)\cdot(\overline{X}+\overline{Y}+\overline{W}+Z) \qquad (6)$$

2.5.3 สูตรสำหรับวงจรที่ดี และวงจรที่มีจุดเสีย (Formulea for Unfaulted and Faulted Circuits)

เนื่องจากวงจรที่ดี และวงจรที่เสียจะแสดงพฤติกรรมที่แตกต่างกัน ดังนั้นการทดสอบวงจรดิจิตอลโดยวิธีบูลลีนแซททิสฟายอะบิลิตี้ จึงจำเป็นต้องสร้างสูตรเพื่อเป็นตัวแทนทางตรรกของวงจรโดยมีวิธีการดังต่อไปนี้

1) สร้างสูตรเพื่อเป็นตัวแทนทางตรรกของวงจรที่ดี โดยเริ่มจากขั้วขาออกของวงจร เดินย้อนกลับมาหาขั้วขาเข้าของวงจรและนำสูตรที่สร้างขึ้นกำกับเกต และจุดแยกทุกตัวที่เกี่ยวข้องมารวมกัน ตัวอย่างวงจรที่ดี โดยแต่ละเกตภายในวงจรถูกแทนด้วยสูตร ดังรูปที่ 2.4



รูปที่ 2.4 วงจรที่ดี และสูตรที่ใช้กำกับเกต [12]

จากรูปที่ 2.4 สูตรที่ใช้เป็นตัวแทนทางตรรกของวงจร แสดงดังสูตรที่ 7

$$(F+\overline{D})\cdot(F+\overline{E})\cdot(\overline{F}+D+E)\cdot(\overline{D}+A)\cdot (\overline{D}+B)\cdot(D+\overline{A}+\overline{B})\cdot(C+E)\cdot(\overline{C}+\overline{E}) \quad (7)$$

2) สร้างสูตรเพื่อเป็นตัวแทนวงจรที่เสีย โดยการนำสูตรที่สร้างขึ้นสำหรับวงจรที่ดีมาเรียบเรียงใหม่ เปลี่ยนชื่อตัวแปร และแยกจุดที่เกิดจุดเสีย ตัวอย่างวงจรรูปที่ 2.5 แสดงวงจรจากรูปที่ 2.4 ซึ่งเกิดจุดเสียเส้น D ติดค้างค่าทางตรรกที่ D/1 ดังนั้น เส้น D จะถูกแยกเป็น 2 ส่วน คือ เส้น D และ เส้น D' โดยเส้น D' ถูกใช้เพื่อเป็นตัวแทนพฤติกรรมของจุดเสียที่เกิดขึ้น

เนื่องจากวงจรที่มีจุดเสียและวงจรที่ไม่มีจุดเสียจะแสดงพฤติกรรมที่เหมือนกัน ยกเว้นตำแหน่งที่เกิดจุดเสีย ดังนั้นเส้นวงจรที่เป็นทางเดินระหว่างตำแหน่งที่เกิดจุดเสียกับขั้วขาออกหลักของวงจรจะถูกเปลี่ยนชื่อ จากรูปที่ 2.5 สามารถสร้างสูตรสำหรับวงจรที่เกิดจุดเสียได้ดังสูตรที่ 8

$$(F' + \overline{D}') \cdot (F' + \overline{E}) \cdot (\overline{F}' + D' + E) \cdot (C + E) \cdot (\overline{C} + \overline{E}) \quad (8)$$



รูปที่ 2.5 วงจรที่เส้น D เกิดจุดเสีย D/1 [12]

3) เชื่อมต่อวงจรที่ดีกับวงจรที่มีจุดเสีย ด้วยเกตแบบเอ็กคลูซีฟออร์ เนื่องจากสัญญาณที่ออกจากขั้วขาออกหลักของวงจรที่มีจุดเสียแตกต่างจากวงจรที่ดี ดังนั้นการหารูปแบบสัญญาณทดสอบสามารถหาได้จากการรวมสูตรที่เป็นตัวแทนพฤติกรรมทางตรรกของวงจรที่ดี เข้ากับ สูตรที่ได้จากวงจรที่มีจุดเสีย โดยมีสูตรจากเอ็กซ์คลูซีฟออร์เกตเป็นตัวเชื่อม ตัวอย่างการเชื่อมต่อวงจรดังรูปที่ 2.6 และสูตรผลรวมที่ได้แสดงในสูตรที่ 9



รูปที่ 2.6 แสดงการเชื่อมต่อวงจรที่ดีกับวงจรที่มีจุดเสียโดยใช้เกตแบบเอกซ์คลูซีฟออร์

$$
\begin{aligned}
&(F+\overline{D})\cdot(F+\overline{E})\cdot(\overline{F}+D+E)\cdot(\overline{D}+A)\cdot\\
&(\overline{D}+B)\cdot(D+\overline{A}+\overline{B})\cdot(C+E)\cdot(\overline{C}+\overline{E})\cdot\\
&(F'+\overline{D}')\cdot(F'+\overline{E})\cdot(\overline{F}'+D'+E)\cdot(\overline{F}+F'+O)\cdot\\
&(F+\overline{F}'+O)\cdot(\overline{F}+\overline{F}'+\overline{O})\cdot(F+F'+\overline{O})
\end{aligned}
\qquad (9)
$$

จากสูตรผลรวมที่ได้รับ ถ้าสามารถกำหนดค่าทางตรรกให้กับตัวแปรภายในสูตร แล้วทำให้ผลรวมทางตรรกมีค่าความจริงเป็น 1 (True) แล้ว แสดงว่าสามารถทดสอบจุดเสียที่กำลังพิจารณาอยู่ได้โดยมีรูปแบบสัญญาณทดสอบคือ ค่าทางตรรกที่กำหนดให้กับตัวแปรที่เป็นตัวแทนของขั้วขาเข้าของวงจร และเนื่องจากสัญญาณที่ออกจากขั้วขาออกหลักของวงจรที่ดีกับวงจรที่เสียจะต้องมีค่าแตกต่างกันดังนั้นสำหรับจุดเสียที่สามารถทดสอบได้ ค่าทางตรรกของ O จะต้องเป็น 1 เสมอ

2.5.4 การกำหนดค่าทางตรรกที่เหมาะสมให้กับตัวแปรภายในสูตร (Satisfying the Formulea)

จากสูตรผลรวมที่สร้างขึ้นมา เพื่อใช้เป็นตัวแทนพฤติกรรมทางตรรกของวงจรที่ดีและวงจรที่เสีย งานลำดับต่อมาคือการกำหนดค่าทางตรรกที่เหมาะสมให้กับตัวแปรภายในสูตรเพื่อทำให้ผลลัพธ์ของการกำหนดค่า มีค่าความจริงเป็น 1 ซึ่งการหาค่าที่เหมาะสมให้กับตัวแปรในสูตร CNF (หรือเรียกวิธีการนี้ว่า SAT) นั้น จัดได้ว่าเป็นปัญหาที่มีความซับซ้อนในระดับ NP-Complete Problem [7] โดยความซับซ้อนของการกำหนดค่าขึ้นอยู่กับจำนวนตัวแปรภายในสูตร ถ้าจำนวนตัวแปรที่มีอยู่ในสูตรมากความยุ่งยากซับซ้อนก็จะมีมากขึ้นตามไปด้วย ปกติแล้วสำหรับวงจรโดยทั่วไปอนุประโยคส่วนใหญ่ 80%-90% ที่อยู่ในสูตรจะเป็นอนุประโยคสอง ดังนั้นการกำหนดค่าให้กับตัวแปรภายในสูตรจึงมุ่งเน้นที่อนุประโยคสองเป็นหลัก โดยใช้อนุประโยคที่มีตัวแปรมากกว่าสองเป็นอนุประโยคที่ช่วยในการตัวสอบความถูกต้อง วิธีการที่นำมาใช้ในการกำหนดค่าทางตรรกให้กับตัวแปรภายในอนุประโยคสองได้ถูกนำเสนอโดย Aspvall [3] วิธีการนี้จะสร้างกราฟแบบอิมพลิเคชัน (Implication Graph) เพื่อใช้เป็นตัวแทนอนุประโยคสอง ตัวอย่างอนุประโยคสอง (X+Y) สามารถสร้างเป็นกราฟแบบอิมพลิเคชัน คือ $\overline{X} \Rightarrow Y$ เรียก $\overline{X}$ ว่า โหนดก่อนหน้า (Predecessor) Y และ เรียก Y ว่าโหนดตามหลัง (Successor) $\overline{X}$ และ $\overline{Y} \Rightarrow X$ ดังรูปที่ 2.7



รูปที่ 2.7 กราฟแบบอิมพลิเคชันของอนุประโยคสอง (X+Y)

ตารางที่ 2.8 ตารางความจริงของ อนุประโยคสอง (X+Y) และ กราฟแบบอิมพลิเคชัน

X	Y	(X+Y)	$\overline{X} \Longrightarrow Y$	$\overline{Y} \Longrightarrow X$
1	1	1	1	1
1	0	1	1	1
0	1	1	1	1
0	0	0	0	0

อิมพลิเคชันกราฟที่สร้างขึ้นจะใช้แสดงข้อบังคับทางตรรกที่เกิดจากสูตร โดยโหนดของกราฟใช้เป็นตัวแทนตัวแปรภายในสูตร และ กิ่ง (Edge) ของกราฟใช้แสดงข้อบังคับทางตรรก การกำหนดค่าทางตรรกให้กับตัวแปรจะเป็นจริงได้ก็ต่อเมื่อ ไม่มีโหนดใดในกราฟที่ถูกกำหนดค่าเป็น 1 อยู่ก่อนหน้า โหนดที่ถูกกำหนดค่าเป็น 0 ตัวอย่างจากรูปที่ 2.7 การกำหนดค่าให้กับตัวแปร X=0, $\overline{X}$=1 และ Y=0, $\overline{Y}$=1 จะทำให้โหนด $\overline{X}$ ซึ่งมีค่าทางตรรกเป็น 1 อยู่ก่อนหน้า โหนด Y ซึ่งมีค่าทางตรรกเป็น 0 เป็นผลให้ผลรวมทางตรรกมีค่าความจริงเป็น 0 (เท็จ)